ГОСТ Р ИСО 11783-2-2021 Тракторы и машины для сельского и лесного хозяйства. Последовательная сеть управления и передачи данных. Часть 2. Физический уровень

Приложение A

(справочное)

Синхронизация и наименование контроллера протокола

А.1 Разделение бита на сегменты

Различные поставщики интегральных схем контроллера протокола CAN используются для обозначения битовых сегментов (см. рисунок A.1). Однако считается, что эта общая группировка дает представление о работе и настройке этих схем. Поскольку эти определения не являются постоянными, возможно, что 2-битовые сегменты в одной реализации могут быть определены как один бит в другой реализации. Поэтому возможно, что отдельные IC контроллера протокола не могут быть настроены для разделения битов на сегменты как описано далее.

1 - точка считывания (момент времени, в который состояние шины считывается и интерпретируется как значение бита)

_______________

Номинальное время бита.

Часть времени бита, используемая для синхронизации различных ECU на шине; граница бита ожидается в данном сегменте.

Часть времени бита, используемая для компенсации физической задержки в сегменте шины; время задержки, вызванное временем прохождения сигнала по шине и временем внутренней задержки ECU.

Сегменты фазового буфера, используемые для компенсации фазовых ошибок; могут быть удлинены или сокращены путем повторной синхронизации.

     Рисунок A.1 - Разделение бита на сегменты

А.2 Время внутренней задержки

Время внутренней задержки ECU, , определяется как сумма всех асинхронных задержек, которые происходят на пути передачи и приема ECU, относительно логического блока синхронизации битов протокола IC (см. рисунок A.2).